BT

InfoQ ホームページ ニュース Mooreの法則55周年

Mooreの法則55周年

ブックマーク

原文(投稿日:2020/04/27)へのリンク

2020年4月は、Intelの創業者のひとりであるGordon Moore氏が、後に自身の名を冠した法則の起源となる論文"Cramming more components onto integrated circuits (pdf)"を公開してから55周年になる。その間の50年以上にわたって、Intelとその競合企業は、Mooreの法則を事実とし続けてきた。しかし近年では、集積回路の最小加工寸法(feature size)を引き下げようという試みが、経済的および物理的な制限によって妨げられるようになったことから、Mooreの法則以降の世界について考えざるを得ない状況になっている。

Mooreの法則は、高密度集積回路のトランジスタの数は約4年毎に倍になる、という見解である。

Bryan Cantrill氏がQCon San Francisco 2019の講演 "No Moore Left to Give: Enterprise Computing after Moore's Law" で指摘したように、Moore氏が自身の論文で指摘した数多くの効果は、マイクロプロセッサ時代の大半において当然のように思われてきた。

  1. トランジスタの速度は、時間とともに指数関数的に向上する
  2. 1ドル当たりのトランジスタ数は、時間とともに指数関数的に増加する
  3. トランジスタの密度は、時間とともに指数関数的に増加する
  4. パッケージ内のトランジスタ数は、時間とともに指数関数的に増加する

最初に物理的な問題に突き当たったのは、速度の向上だった。2000年代中頃に周波数が3GHzを越えると、全体の電力消費を増加させずに周波数を増加させることを可能としたDennardスケーリングが成り立たなくなった。そのため、Mooreの法則によって可能になったトランジスタ数の増加は、CPU毎の計算コア数の増加に向かうようになった。また、インストラクションパイプラインの段数の増加と投機的実行(speculative execution)により、単一スレッドのパフォーマンスは向上し続けた(後者はその後、Spectre and Meltdownなどのセキュリティ問題の根源になった)。

Karl Rupp氏のマイクロプロセッサトレンドデータ(CC BY 4.0ライセンス)をプロットした図

クロック速度は3.5GHz程度で頭打ちになったが、実装密度の向上に関してはMooreの法則が引き続き成立していた。しかしここで、Mooreの法則に双子の悪魔が現れ始めた — 新たなプラントの建築費用(と、最小加工寸法の縮小に必要な基礎技術の開発費用)が、指数関数的に増加し続けたのだ。これによってIntelは、2014年以降は14nmの"FinFET"でほぼ行き詰まりとなり、10nmデバイスの生産拡大に苦慮する状態である。その間にTaiwan Semiconductor Manufacturing Company(TSMC)とSamsungが7nmデバイスを大規模に市場展開し、今年は5nmのプラントで大量生産を開始する見込みである。GAAFET(gate-all-around field-effect-transistors)を使った3nm部品は現在開発中だが、量子トンネル効果がこれまで以上に問題となっているので、加工寸法縮小の道もここが終着点になるのかも知れない。

Mooreの法則の終焉は、しかしながらCPUのイノベーションの終わりを意味するものではない。Jessie Frazelle氏が "Chipping away at Moore's law" で述べているように、多くの製造企業は、複数のチップセットで形成するマルチチップモジュールでCPUを構成する方向にシフトしている。ただしこれは、Moore氏が1965年に"大規模なシステムを構築するよりも、別々にパッケージされた小さな機能を相互接続した方が経済的かも知れない"と書いた時点で予測されていたことだ。実際に、複数のCPUソケットを使用していたSymmetric Multiprocessing(SMP)が、AMDのInfinity Fabric(IF)やIntelのAdvanced Interface Bus(AIB)のように、内部に相互接続バスを持った単一CPU(あるいはSOC/System on Chip)に縮小されている。Graphical Processing Unit(GPU)などのアクセラレータやField Programmable Gate Array(FPGA)が標準的な相互接続から専用の高速接続に移行したように、次にはCPUの内部接続ファブリックに移行する可能性がある。CPU内部にパッケージされることで、スループットの向上とレイテンシの低下が期待できるはずだ。

単一スレッドのパフォーマンスは向上を続けているが、2006年以降は改善の比率が低下しているので、次に頭打ちになるのはこれかも知れない。この結果として、下位からは利用可能なシリコンを最大限に活用し、上位へは実行するツールチェーンに最も適した最適化機能を提供する、という面から、x86やARM,RISC-Vなど、さまざまなインストラクションセットアーキテクチャ(ISA)のメリットとデメリットが明確化する可能性がある。マルチタスクオペレーションシステム、仮想化、マルチスレッドプログラミングはいずれも、マルチコアに移行したシステムをフル稼働させるための手段を提供するものだ。しかし並行プログラミングは、並行処理に伴う些細な問題を例外とすれば、ほとんどの開発者にとって課題を残しており、特にマシンラーニングのテクニックを活用したツールの改善が期待される分野となっている。

Mooreの法則は速度、能力、経済性の向上に、55年間にわたって貢献し続けてきた。これはマイクロプロセッサ登場以前にまでさかのぼる年月だ。我々の産業や社会は全体として、これらの向上を長らく当然のように受け止めてきた。そして我々は今、2006年頃にDennardのスケーリングが終焉した時のように、新たな踊り場に差し掛かっている。しかしながら、これまで見てきたように、すべてが立ち止まっった訳ではない。システムの構築方法、ソフトウェアの記述方法に関する新たな標準にアジャストする必要がある、ということなのだ。

この記事に星をつける

おすすめ度
スタイル

こんにちは

コメントするには InfoQアカウントの登録 または が必要です。InfoQ に登録するとさまざまなことができます。

アカウント登録をしてInfoQをお楽しみください。

HTML: a,b,br,blockquote,i,li,pre,u,ul,p

コミュニティコメント

HTML: a,b,br,blockquote,i,li,pre,u,ul,p

HTML: a,b,br,blockquote,i,li,pre,u,ul,p

BT

あなたのプロファイルは最新ですか?プロフィールを確認してアップデートしてください。

Eメールを変更すると確認のメールが配信されます。

会社名:
役職:
組織規模:
国:
都道府県:
新しいメールアドレスに確認用のメールを送信します。このポップアップ画面は自動的に閉じられます。